4H/6H-P 6inch SiC wafer Zero ìre MPD Ìre Riochdachaidh Ìre Dummy
4H / 6H-P Seòrsa SiC Fo-stratan Co-fhillte Clàr paramadair cumanta
6 Trast-thomhas òirleach Silicon Carbide (SiC) Substrate Sònrachadh
Ìre | Zero cinneasachadh MPDÌre (Z Ìre) | Riochdachadh CoitcheannÌre (P Ìre) | Ìre Dummy (D Ìre) | ||
Trast-thomhas | 145.5mm ~ 150.0mm | ||||
Tigheadas | 350 μm ± 25 μm | ||||
Treòrachadh Wafer | -Offaxis: 2.0 ° -4.0 ° a dh'ionnsaigh [1120] ± 0.5 ° airson 4H / 6H-P, Air axis: 〈111 〉± 0.5 ° airson 3C-N | ||||
Dùmhlachd meanbh-phìob | 0 cm-2 | ||||
Resistivity | seòrsa p 4H/6H-P | ≤0.1 cm | ≤0.3 cm | ||
n-seòrsa 3C-N | ≤0.8 m² | ≤1 m cm | |||
Stiùireadh Flat Bun-sgoile | 4H/6H-P | -{1010} ± 5.0° | |||
3C-N | -{110} ± 5.0° | ||||
Fad Flat Bun-sgoile | 32.5 mm ± 2.0 mm | ||||
Fad Flat Àrd-sgoile | 18.0 mm ± 2.0 mm | ||||
Stiùireadh Flat Àrd-sgoile | Aghaidh silicone suas: 90 ° CW. bho phrìomh flat ± 5.0 ° | ||||
Exclusion Edge | 3 mm | 6 mm | |||
LTV/TTV/Bow/Warp | ≤2.5 μm/≤5 μm/≤15 μm/≤30 μm | ≤10 μm/≤15 μm/≤25 μm/≤40 μm | |||
Garbhachd | Pòlainnis Ra≤1 nm | ||||
CMP Ra≤0.2 nm | Ra ≤0.5 nm | ||||
Sgàinidhean oir le solas àrd dian | Chan eil gin | Faid tionalach ≤ 10 mm, fad singilte≤2 mm | |||
Plataichean hex le solas àrd dian | Raon cruinnichte ≤0.05% | Raon cruinnichte ≤0.1% | |||
Sgìrean Polytype Le Solas Àrd-dian | Chan eil gin | Raon cruinnichte≤3% | |||
In-ghabhail Carbon Lèirsinneach | Raon cruinnichte ≤0.05% | Raon cruinnichte ≤3% | |||
Sgrìobadh uachdar Silicon le solas àrd dian | Chan eil gin | Fad cruinn ≤1 × trast-thomhas wafer | |||
Edge Chips Àrd Le Solas dian | Chan eil gin ceadaichte ≥0.2mm leud agus doimhneachd | 5 ceadaichte, ≤1 mm gach | |||
Truailleadh uachdar silicon le dian àrd | Chan eil gin | ||||
Pacadh | Cassette ioma-wafer no inneal-gleidhidh wafer singilte |
Notaichean:
※ Tha crìochan lochdan a’ buntainn ri uachdar wafer iomlan ach a-mhàin an raon toirmeasg oir. # Bu chòir na sgrìoban a sgrùdadh air aghaidh Si o
Tha an wafer SiC 4H / 6H-P seòrsa 6-òirleach le ìre Zero MPD agus ìre cinneasachaidh no meallta air a chleachdadh gu farsaing ann an tagraidhean dealanach adhartach. Tha an giùlan teirmeach sàr-mhath aige, bholtachd briseadh sìos àrd, agus an aghaidh àrainneachdan cruaidh ga dhèanamh air leth freagarrach airson electronics cumhachd, leithid suidsichean àrd-bholtachd agus inverters. Tha an ìre Zero MPD a’ dèanamh cinnteach à glè bheag de lochdan, a tha deatamach airson innealan àrd-earbsach. Bithear a’ cleachdadh wafers ìre cinneasachaidh ann an saothrachadh mòr de dh’ innealan cumhachd agus tagraidhean RF, far a bheil coileanadh agus mionaideachd deatamach. Air an làimh eile, thathas a’ cleachdadh wafers ìre dummy airson calibration phròiseas, deuchainn uidheamachd, agus prototyping, a’ comasachadh smachd càileachd cunbhalach ann an àrainneachdan cinneasachaidh semiconductor.
Tha na buannachdan bho fho-stratan co-dhèanta SiC seòrsa N a’ toirt a-steach
- Giùlan teirmeach àrd: Bidh an wafer SiC 4H / 6H-P gu h-èifeachdach a’ sgaoileadh teas, ga dhèanamh freagarrach airson tagraidhean dealanach àrd-teòthachd agus àrd-chumhachd.
- Voltage briseadh sìos àrd: Tha a chomas air bholtaids àrd a làimhseachadh gun fhàilligeadh ga dhèanamh air leth freagarrach airson electronics cumhachd agus tagraidhean atharrachadh bholtachd àrd.
- Ìre Zero MPD (Micro-Pipe Defect).: Tha dùmhlachd lochdan as ìsle a’ dèanamh cinnteach à earbsachd agus coileanadh nas àirde, a tha deatamach airson innealan dealanach a tha ag iarraidh.
- Riochdachadh - Ìre airson Mass Manufacturing: Freagarrach airson cinneasachadh mòr de innealan semiconductor àrd-choileanadh le inbhean càileachd teann.
- Ìre Dummy airson Deuchainn agus Calibration: A’ comasachadh optimization pròiseas, deuchainn uidheamachd, agus prototyping gun a bhith a’ cleachdadh wafers ìre toraidh àrd-chosgais.
Gu h-iomlan, tha wafers SiC 4H / 6H-P 6-òirleach le ìre Zero MPD, ìre toraidh, agus ìre meallta a’ tabhann buannachdan mòra airson leasachadh innealan dealanach àrd-choileanadh. Tha na wafers sin gu sònraichte buannachdail ann an tagraidhean a dh’ fheumas obrachadh àrd-teòthachd, dùmhlachd cumhachd àrd, agus tionndadh cumhachd èifeachdach. Tha an ìre Zero MPD a’ dèanamh cinnteach à uireasbhaidhean as lugha airson coileanadh inneal earbsach is seasmhach, fhad ‘s a tha na wafers ìre toraidh a’ toirt taic do shaothrachadh mòr le smachdan càileachd teann. Bidh wafers ìre dummy a’ toirt seachad fuasgladh cosg-èifeachdach airson optimization pròiseas agus calibration uidheamachd, gan dèanamh riatanach airson saothrachadh semiconductor àrd-chruinneas.